

11. Тимонина Е. Е. Скрытые каналы (обзор) / Е. Е. Тимонина // Информационный бюллетень JetInfo. – 2002. - №11 (114). – С. 3-11.
12. Программные закладки в бизнес-приложениях [Електронний ресурс] / Илья Шабанов. Режим доступу: [http://www.anti-malware.ru/software\\_backdoors](http://www.anti-malware.ru/software_backdoors). – Назва з екрану.
13. Vulnerability Notes Database [Електронний ресурс] / Software Engineering Institute. Режим доступу: <http://www.kb.cert.org/vuls/id/319331>. – Назва з екрану.
14. Галатенко В. А. О каналах скрытых, потайных, побочных и не только / Алексей Галатенко // Информационный бюллетень JetInfo. – 2006. - №1. – С. 13-21.
- 15 Vulnerability Notes Database. CERT® Advisory CA-2002-32 Backdoor in Alcatel Omni Switch AOS. Software Engineering Institute [Електронний ресурс] / Software Engineering Institute. Режим доступу: <http://www.cert.org/advisories/CA-2002-32.html>. – Назва з екрану.
16. DSA-1571-1 openssl -- predictable random number generator [Електронний ресурс] / Debian Security Advisory. – 2008. Режим доступу: <http://www.debian.org/security/2008/dsa-1571>. – Назва з екрану.

*Поступила 17.02.2014р.*

УДК 004.032.24+004.312.44

І.Г. Цмоць, д.т.н., О.В. Скорохода, к.т.н., В. Я. Антонів, В.Б. Красовський  
Національний університет «Львівська політехніка», м. Львів

## **МЕТОДИ ТА НВІС-СТРУКТУРИ УЗГОДЖЕНО-ПАРАЛЕЛЬНОГО ОБЧИСЛЕННЯ МАКСИМАЛЬНИХ І МІНІМАЛЬНИХ ЗНАЧЕНЬ**

**Анотація.** Запропоновано алгоритм і спеціалізовані НВІС-структури для визначення максимальних і мінімальних значень та проведено оцінку їхніх основних характеристик.

**Аннотация.** Предложен алгоритм и специализированные СБИС-структуры для определения максимальных и минимальных значений и проведена оценка их основных характеристик.

**Abstract.** Algorithm and specialized VLSI structure to determine the maximum and minimum values have been proposed, evaluation of their basic characteristics has been conducted.

**Ключові слова:** узгоджено-паралельне обчислення, максимальне значення, мінімальне значення, НВІС-реалізація.

**Ключевые слова:** согласовано-параллельное вычисление, максимальное значение, минимальное значение, СБИС-реализация.

**Keywords:** coordinated-parallel computation, maximum value, minimum value, VLSI-implementation.

### **Постановка проблеми.**

У більшості випадків для нейромережевого опрацювання даних і реалізації алгоритмів Data Mining потрібно здійснити нормалізацію вхідних даних. Нормалізація – це процедура попереднього опрацювання вхідних даних (навчальних, тестових і робочих вибірок), при якій значення ознак, які формують вхідний вектор, приводиться до деякого заданого діапазону. Після нормалізації всі значення вхідних ознак будуть приведені до деякого вузького діапазону (зазвичай, [0, 1] або [-1, 1]. Існує велика кількість способів нормалізації вхідних значень. Найпростішою, але у більшості випадків ефективною, є лінійна нормалізація. Якщо початкові дані потрібно привести до діапазону [0, 1], то вона виконується так:

$$x_i^* = \frac{x_i - x_{\min}}{x_{\max} - x_{\min}}.$$

Для приведення початкових даних до діапазону [-1, 1] лінійна нормалізація здійснюється таким чином:

$$x_i^* = \frac{x_i}{x_{\max}}$$

Якщо вхідні дані  $X$  щільно заповнюють певний інтервал, то використання лінійної нормалізації оптимальне, оскільки вона не потребує здійснення складних обчислень.

Основними операціями нормалізації даних є визначення максимального та мінімального чисел із масиву чисел. Для забезпечення опрацювання потоків даних у режимі реального часу при реалізації таких операцій вимагається висока швидкодія, яку можна досягнути за допомогою розпаралелювання процесу обчислення та апаратною реалізацією.

Тому актуальну проблемою є розроблення орієнтованих на апаратну реалізацію паралельних алгоритмів визначення максимального та мінімального чисел із масиву чисел.

### **Аналіз остатніх досліджень та публікацій**

Відомі методи визначення максимального та мінімального чисел із масиву чисел ґрунтуються на послідовному порівняні значення кожного числа, починаючи з другого, із поточним значенням максимального (мінімального) числа, яке на першому кроці приймає значення першого числа. Якщо значення числа більше (менше) за поточне значення максимального (мінімального) числа, то воно стає поточним максимальним (мінімальним) значенням. Отже, на кожній ітерації обчислення у поточному значенні максимального (мінімального) числа міститиметься найбільше (найменше) значення з пройденої частини масиву, а по завершенні обчислення поточне значення буде максимальним (мінімальним) числом у всьому масиві [1-3].

Операції визначення максимального та мінімального чисел із масиву чисел мають ряд специфічних особливостей, які не дозволяють при їх

реалізації використовувати відомі обчислювальні методи і алгоритми. Відомі апаратні засоби в основному орієнтовані на реалізацію алгоритмів з перевагою обчислювальних операцій над логічними і вони не враховують специфіки обчислення максимального та мінімального чисел із масиву. Особливістю сучасних апаратних засобів є неефективність використання багаторозрядних операційних пристройів, що істотно знижує продуктивність та ефективність використання обладнання [4, 5].

З аналізу літературних джерел видно, що недоліком відомих методів та алгоритмів є те, що вони не орієнтовані на апаратну реалізацію, а використання існуючих апаратних засобів для обчислення максимального та мінімального чисел із масиву чисел є малоекективним.

Тому метою роботи є розроблення алгоритмів і спеціалізованих HBIC-структур для визначення максимальних і мінімальних значень з високою ефективністю використання обладнання.

### **Виклад основного матеріалу**

**Критерії вибору та розроблення HBIC-алгоритмів.** Алгоритми визначення максимального та мінімального чисел для HBIC-реалізацій повинні забезпечувати детерміноване переміщення даних, бути добре структурованими та орієнтованими на реалізацію на множині взаємозв'язаних процесорних елементів (ПЕ) []. Структура та операції, які виконують ПЕ залежить від вимог, що висуваються до часу реалізації алгоритму. В більшості випадків ПЕ реалізують базові операції алгоритмів обчислення максимального та мінімального чисел. При розробці або виборі алгоритмів обчислення максимального та мінімального чисел потрібно одночасно враховувати багато взаємопов'язаних факторів [].

Перш за все потрібно, щоб алгоритми були рекурсивними та локально залежними. В рекурсивному алгоритмі всі ПЕ повинні виконувати приблизно однакові операції. При реалізації рекурсивного алгоритму кожний із ПЕ буде повторювати виконання фіксованого набору операцій над послідовністю даних, що надходять. Ефективність відображення алгоритму на ПЕ безпосередньо пов'язана зі способом декомпозиції розв'язання задачі та перетворення на незалежні базові операції, що виконуються паралельно, або на залежні, що виконуються у конвеєрному режимі.

З множини ПЕ в декартовій системі координат можна утворити точкові системи (решітки), які є моделлю паралельних апаратних структур [2]. Така модель дозволяє оцінити часову та апаратну складність реалізації алгоритму. В решітковій моделі кожному ПЕ ставиться у відповідність часовий  $i$  та просторовий  $j$  індекси, які вказують коли і де виконується кожна із операцій алгоритму. В алгоритмах з локальними пересилками даних різниця між просторовими індексами  $j$  на кроці рекурсії обмежена деякою константою, оскільки в таких алгоритмах обміни здійснюються тільки між сусідніми ПЕ. Алгоритми, які при рекурсії мають рознесені просторові індекси, відносяться до класу алгоритмів з глобальними зв'язками.

**Вимоги та принципи побудови HBIC-пристроїв визначення максимального та мінімального чисел у реальному часі.** Однією з основних вимог, що ставиться до пристройв визначення максимального та мінімального чисел із масиву чисел є забезпечення високої швидкодії. Подібна проблема виникає, як правило, при використанні пристройв для розв'язання задач в реальному часі, який накладає певні обмеження на процес визначення максимального та мінімального чисел із масиву чисел. В першу чергу, ці обмеження пов'язані з часом розв'язання задачі  $T_p$ , який не повинен перевищувати часу обміну повідомленнями  $T_{обм}$ , тобто:

$$T_p \leq T_{обм}$$

Час обміну залежить як від обсягу масиву  $N$ , розрядності  $n$  і частоти  $F_d$  надходження вхідних даних  $X_j$ , так і від кількості  $k$  каналів та їх розрядності  $n_k$ . Такий час визначається за формулою:

$$T_{обм} = \frac{Nn}{F_d k n_k}.$$

Одним із основних інтегральних параметрів оцінки HBIC-пристроїв обчислення максимального та мінімального чисел із масиву чисел є ефективність використання обладнання, який враховує кількість виводів інтерфейсу, однорідність структури, кількість і локальність зв'язків, зв'язус продуктивність з витратами обладнання та дає оцінку елементам пристрою за продуктивністю [2]. Кількісна величина ефективності використання обладнання визначається так:

$$E = \frac{R}{t_o (k_1 \sum_{i=1}^s W_{PE_i} d_i + k_2 Q + k_3 Y)}$$

де  $R$  – складність алгоритму обчислення максимального та мінімального чисел;  $t_o$  – час обчислення максимального та мінімального чисел;  $W_{PE_i}$  – витрати обладнання на реалізацію  $i$ -го процесорного елемента;  $d_i$  – кількість функціональних вузлів  $i$ -го типу;  $k_1$  – коефіцієнт врахування однорідності  $k_1=f(s)$ ;  $s$  – кількість видів функціональних вузлів;  $Q$  – загальна кількість зв'язків;  $k_2$  – коефіцієнт врахування регулярності зв'язків  $k_2=f(\Delta j)$ ;  $\Delta j$  – просторова зв'язкова віддала;  $Y$  – кількість виводів інтерфейсу;  $k_3$  – коефіцієнт врахування кількості виводів інтерфейсу зв'язку  $k_3=f(Y)$ .

При апаратній реалізації алгоритмів визначення максимального та мінімального чисел із масиву чисел висока ефективність використання обладнання досягається узгодженням інтенсивності надходження даних  $P_d=knF_d$ , де  $k$  – кількість каналів надходження даних;  $n$  – розрядність каналів надходження даних;  $F_d$  – частота надходження даних, із інтенсивністю обчислень (обчислювальною здатністю) апаратних засобів, яку визначають так [1]:

$$D_k = \frac{mn_m}{T_k},$$

де  $m$  – кількість каналів надходження даних у сходинках конвеєра;  $n_m$  – розрядність каналів надходження даних у сходинках конвеєра;  $T_k$  – тakt конвеєра.

Задача розроблення пристройів для визначення максимального та мінімального чисел із масиву чисел, орієнтованих на НВІС-реалізацію, з високою ефективністю використання обладнання зводиться до мінімізації апаратних затрат, кількості виводів інтерфейсу, збільшення однорідності структури та регулярності зв'язків при забезпеченні режиму реального часу. Для найповнішого використання переваг сучасної НВІС-технології та забезпечення даних вимог в основу розроблення таких пристройів доцільно покласти наступні принципи [2,3]:

- однорідності та регулярності структури;
- локалізації та спрощення зв'язків між елементами;
- модульності побудови;
- конвеєризації та просторового паралелізму опрацювання даних;
- узгодженості інтенсивності надходження даних із інтенсивністю обчислень в пристройі;
- програмування архітектури пристройу шляхом використання програмованих логічних інтегральних схем.

**Паралельні алгоритми та НВІС-структурні пристройі обчислення максимальних і мінімальних значень із масиву чисел.** Аналіз методів і алгоритмів обчислень максимальних і мінімальних значень із масиву чисел показав, що для НВІС-реалізацій найефективнішими є алгоритмами, які ґрунтуються на методі порозрядного порівняння [4]. Обчислення максимального  $A_{max}$  і мінімального  $A_{min}$  чисел із групи чисел  $A_1, A_2, \dots, A_j, \dots, A_m$  за таким методом виконується послідовним порівнянням розрядів всіх чисел починаючи зі старшого. При кожному порівнянні отримуємо  $i$ -ї розряди максимального і мінімального чисел, обчислення яких здійснюється за формулами:

$$\overline{A_{i\ max}} = \bigwedge_{j=1}^m \overline{a_{ji} \wedge y_{ij}}, \quad y_{1j} = 1; \quad (1)$$

$$\overline{A_{i\ min}} = \bigwedge_{j=1}^m \overline{a_{ji} \wedge z_{ij}}, \quad z_{1j} = 1. \quad (2)$$

де  $y_{ij}, z_{ij}$  -  $i$ -ї розряди  $j$ -х слів управління;  $a_{ji}$  -  $i$ -й розряд  $j$ -о числа;  $m$  – кількість чисел у групі.

Формування  $(i+1)$ -х розрядів  $j$ -х слів управління виконується за формулами:

$$y_{(i+1)j} = (\bar{A}_{i\max} \vee x_{ji}) \wedge y_{ij}, \quad (3)$$

$$z_{(i+1)j} = (A_{i\min} \vee x_{ji}) \wedge z_{ij}. \quad (4)$$

Процес синтезу паралельних HBIC-структур для обчислення максимальних і мінімальних чисел із групи чисел зводиться до виконання наступних етапів:

- виділення базової операції;
- просторово-часове відображення алгоритму;
- розробка схеми процесорного елемента (ПЕ), що реалізує базову операцію алгоритму;
- синтез HBIC-структур на базі ПЕ;
- організація інтерфейсу HBIC.

Аналіз алгоритмів паралельного обчислення максимальних і мінімальних значень із групи чисел на основі методу порозрядного порівняння дозволив виділити для HBIC-реалізації базову операцію. Така базова операція включає формування розрядів слів управління за формулами (3) і (4) та виконання наступних логічних обчислень:

$$\overline{A_{ji\max}} = \overline{a_{ji}} \wedge \overline{y_{ij}}, \quad (5)$$

$$\overline{A_{ji\min}} = \overline{a_{ji}} \wedge \overline{z_{ij}}. \quad (6)$$

Виділена базова операція реалізується у вигляді ПЕ, схеми яких наведені на рис.1, де - *a* - ПЕ однотактного пристрою; *b* – ПЕ конвеєрного пристрою; *c* – ПЕ пристрою з вертикальним опрацюванням вхідних чисел.

Особливістю розроблених ПЕ є використання спільних шин результатів, підключення до яких здійснюється за допомогою логічних елементів *2I-HE* з відкритим колектором. Вертикальне підключення до спільних шин результатів забезпечує збільшення розміру масиву чисел, з якого визначаються максимальне і мінімальне значення. Використання спільних шин результатів забезпечує високу швидкодії, яка не залежить від кількості чисел у масиві, а залежить тільки від часу затримки на ПЕ.

Вартість HBIC-пристройів обчислення максимальних і мінімальних значень із групи чисел в основному залежить від площині кристала, яка визначається як витратами обладнання (кількість транзисторів), так і кількістю зовнішніх виводів, число яких обмежене рівнем технології та розміром кристалу. Орієнтація структур сортування на HBIC-реалізацію вимагає зменшення числа виводів інтерфейсу та кількості з'єднань між ПЕ. Забезпечити ці вимоги можна використанням паралельно-вертикального алгоритму обчислення максимальних і мінімальних значень із групи чисел, при якому надходження чисел і видача результатів здійснюється розрядними зрізами.




Рис. 1. Схеми ПЕ:  $\alpha$  - однотактного пристрою;  $\beta$  – конвеєрного пристрою;  $\gamma$  – пристрою з вертикальним опрацюванням

Структура паралельно-вертикального НВІС-пристрою обчислення максимальних і мінімальних значень із групи чисел наведена на рис.2, де ТІ – тактовий вхід, ПУ – вхід початкової установки тригерів,  $a_1, \dots, a_m$  – однорозрядні інформаційні входи, де  $m$  – кількість чисел, що порівнюються,  $\text{ПЕ}_1, \dots, \text{ПЕ}_m$  – ПЕ пристрою з вертикальним опрацюванням вхідних чисел,  $\text{Tr}_1$  і  $\text{Tr}_2$  – D-тригери,  $A_{i\max}$  і  $A_{i\min}$  – порозрядний вихід відповідно інверсного максимального та мінімального чисел.

Паралельно-вертикальний НВІС-пристрій обчислення максимальних і мінімальних значень працює наступним чином. Перед початком роботи імпульсом початкової установки, який надходить із входу ПУ, всі тригери пристрою, встановлюються у лог.0. При одночасному визначенні максимального та мінімального чисел в одновимірному масиві із  $m$  чисел дані на інформаційні входи надходить порозрядно старшими розрядами вперед. Так у  $i$ -у такті роботи пристрою в тригери даних з інформаційних входів

записуються  $i$ -і розряди чисел, в тригерах управління -  $i$ -і розряди  $y_{ij}, z_{ij}$  слів управління. За  $n$  тактів, де  $n$  – розрядність чисел, на виході  $\overline{A_{\max}}$  отримаємо інверсне значення максимального числа, а на виході  $A_{\min}$  – мінімальне значення числа із одновимірного масиву з  $m$  чисел.




Рис.2. Схема паралельно-вертикального НВІС-пристрою обчислення максимальних і мінімальних значень

Час обчислення максимального та мінімального чисел із масиву з  $m$  рівний:

$$t_m = (t_{T_2} + 3t_I)n,$$

де  $t_{T_2}$  – час запису інформації у тригера,  $t_I$  – час затримки інформації при проходженні через логічні елементи типу АБО, І, І-НЕ.

Затрати обладнання на реалізацію даного пристрою рівні:

$$W_m = (3W_{T_2} + 6W_I)m$$

де  $W_{T_2}$  – затрати обладнання на реалізацію  $D$ -тригера,  $W_I$  – затрати обладнання на реалізацію логічних елементів типу АБО, І, І-НЕ.

Для опрацювання інтенсивніших потоків даних вимагається збільшення обчислювальної здатності, яке досягається за рахунок збільшення розрядності каналів надходження даних, яка може бути два і більше.

Максимальна швидкодія досягається коли розрядність каналів надходження даних дорівнює  $n$ , тобто коли одночасно опрацьовуються всі розряди чисел.




Рис.3. Матрична однотактна HBIC-структура пристрою обчислення максимальних і мінімальних значень із групи  $m$  чисел

На основі однотактного і конвеєрного ПЕ синтезовано відповідно матричні однотактні (рис.3) та конвеєрні (рис.4) паралельні HBIC-структури пристрою обчислення максимальних і мінімальних значень із групи чисел. Кожна із цих структур складається із матриці  $(m \times n)$  ПЕ, в якій  $\text{ПЕ}_{1i}$ - $\text{ПЕ}_{mi}$   $i$ -го стовпчика обчислюють відповідно до формул (1) і (2) значення  $i$ -х розрядів максимального  $A_{i\max}$  і мінімального  $A_{i\min}$  чисел та формують у відповідності з формулами (3) і (4) значення  $(i+1)$ -х слів управління  $y_{(i+1)}$  і  $z_{(i+1)}$ .

Час обчислення максимальних і мінімальних значень у однотактному пристрої визначається за формулою:

$$T_o = 4nt_i,$$

де  $t_i$  - час спрацювання логічного елемента “I”,  $n$  – розрядність чисел.

Апаратні витрати на реалізацію однотактного пристрою дорівнюють:

$$W_o = 7NnW_i,$$

де  $W_i$  – апаратні витрати на логічні елементи типу I, АБО, I-НЕ.

Особливістю конвеєрної HBIC-структурки (рис.4) є введення у ПЕ тригерів та використання  $n$  блоків пам'яті типу FIFO. Кожний  $i$ -ий блок FIFO <sub>$i$</sub>  забезпечує затримку інформації на  $i$  тактів. Тривалість конвеєрного такту у такому пристрої визначається за наступною формулою:

$$T_K = t_{T_2} + 4nt_i,$$

де  $t_{T_2}$  – час спрацювання тригера.




Рис.4. Матрична конвеєрна HBIC-структуря пристрою обчислення максимальних і мінімальних значень із групи  $m$  чисел

Апаратні затрати на реалізацію конвеєрного пристрою для обчислення максимальних і мінімальних значень із групи  $m$  чисел дорівнюють:

$$W_k = W_{\text{FIFO}} + mn(W_{T_2} + 7W_i),$$

де  $W_{\text{FIFO}}$  і  $W_{T_2}$  – аппаратні затрати відповідно на пам’ять типу FIFO і тригер.

### **Висновки:**

- Створення високоефективних спеціалізованих HBIC-структур для визначення максимальних і мінімальних чисел з масиву чисел найдоцільніше здійснювати при комплексному підході, який охоплює алгоритми, інтегральну технологію і архітектуру та враховує особливості конкретного застосування.
- Особливістю алгоритмів визначення максимальних і мінімальних чисел за методом порозрядного порівняння та HBIC-структур, які їх реалізують є однотипність і простота ПЕ та локальність і регулярність зв’язків між ними.
- Час визначення максимальних і мінімальних чисел з масиву чисел за методом порозрядного порівняння визначається розрядністю чисел, а не їх кількістю.
- Використання спільної магістралі для формування  $i$ -х розрядів максимального і мінімального чисел зменшило час їх формування.

1. Кормен, Томас Х., Лейзерон, Чарльз И., Ривест, Рональд Л., Штайн, Клиффорд. Алгоритмы: построение и анализ, 2-е издание. :Пер. с англ. – М.: Издательский дом “Вильямс”, 2005. – 1296 с.
2. Ахо, Альфред В., Хопкрофт, Джоэл, Ульман, Джесеффи Д. Структуры данных и алгоритмы.: Пер. с англ. – М.: Издательский дом “Вильямс”, 2000. – 384с.
3. Кнут Д. Искусство программирования для ЭВМ: Сортировка и поиск. М., – 1978. – 844с.
4. Кун С. Матричные процессоры на СБИС. – М.: Мир, 1991. – 672 с.
5. Кухарев Г.А. и др. Техника параллельной обработки бинарных данных на СБИС. – М.: Выш. Шк., 1991. – 226 с.
6. Патент України на винахід №29700. Пристрій для визначення максимального числа з групи чисел. Бюл. №6-11. - 2000. Рашикевич Ю.М., Зербіно Д.Д., Цмоць І.Г.
7. Пат. № 66138, Україна, МПК G06F 7/38. Пристрій для обчислення сум парних добутків: Патент на корисну модель / І.Г. Цмоць, О.В. Скорохода; заявник і патентовласник Національний університет «Львівська політехніка». – № u201106811; заявл. 30.05.2011; опубл. 26.12.2011, Бюл. № 24. – 8 с.

Поступила 27.02.2014р.

УДК 004

Л. С. Сікора, проф., Р. Л. Ткачук, к.т.н. доц., М. С. Антоник, к.т.н.,  
Л. Пюрко, співшукач  
НУ«ЛП», ЛУБЖД, УАД

## ЛОГІЧНІ ТА ІНФОРМАЦІЙНІ ЗАДАЧІ ІНТЕЛЕКТУАЛІЗАЦІЇ НАВЧАЛЬНИХ ПРОЦЕСІВ

**Анотація.** Розглянуто проблеми тестування на основі логіко-когнітивних моделей структуризації предметно-орієнтованих занять.

**Аннотация.** Рассмотрены проблемы тестирования на основе логико-когнитивных моделей структурирования предметно-ориентированных занятий.

**Summary.** The problems of testing on the basis of logical and cognitive models of structuring object-oriented classes.

**Ключові слова:** логіка, інформація, структуризація, тести

**Ключевые слова:** логика, информация, структуризация, тесты

**Key words:** logic, information structuring, tests

**Актуальність.** Зростання промислового виробництва та світової економіки викликало нові тенденції до вимог професійного рівня, як управлінського, так і інженерно-технічного персоналу в малих і великих корпораціях та державних структурах. Загальні тенденції інформатизації як державних, так і корпоративних структур характеризуються різким ростом ступені насиченості комп’ютерною оргтехнікою і інформаційними системами