Контролепригодная схема двоичного сумматора с повышенным быстродействием / Тимошкин А. И. (2002)
Ukrainian

інтернет-адреса сторінки: http://jnas.nbuv.gov.ua/article/UJRN-0000455294
  Технология и конструирование в электронной аппаратуре   Б - 2020  /     Випуск (2002, № 1)

Тимошкин А. И.
Контролепригодная схема двоичного сумматора с повышенным быстродействием

Бібліографічний опис:
Тимошкин А. И.  Контролепригодная схема двоичного сумматора с повышенным быстродействием. Технология и конструирование в электронной аппаратуре. 2002. № 1. С. 10-13. URL: http://jnas.nbuv.gov.ua/article/UJRN-0000455294

English  Technology and design in electronic equipment   /     Issue (2002, 1)

Timoshkin A. I.
The testable circuit of binary adder with increased speed

Cite:
Timoshkin, A. I. (2002). The testable circuit of binary adder with increased speed. Technology and design in electronic equipment, 1, 10-13. http://jnas.nbuv.gov.ua/article/UJRN-0000455294 [In Russian].

 

Інститут інформаційних технологій НБУВ

+38 (044) 525-36-24
libnas@nbuv.gov.ua
Голосіївський просп., 3, к. 209
м. Київ, 03039, Україна