Реализация схемы совмещенного автомата в базисе FPGA / Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В. (2016)
Ukrainian

інтернет-адреса сторінки: http://jnas.nbuv.gov.ua/article/UJRN-0000680643
  Комп’ютерні засоби, мережі та системи  В - 2017  /     Випуск (2016, № 15)

Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В.
Реализация схемы совмещенного автомата в базисе FPGA

Бібліографічний опис:
Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В. Реализация схемы совмещенного автомата в базисе FPGA. Комп’ютерні засоби, мережі та системи. 2016. № 15. С. 10-19. URL: http://jnas.nbuv.gov.ua/article/UJRN-0000680643

English  Computer means, networks and systems   /     Issue (2016, 15)

Barkalov A. A., Titarenko L. A., Vizor Ja. E., Matvienko A. V.
Realization of combined finite state mashine with FPGAs

Cite:
Barkalov, A. A., Titarenko, L. A., Vizor, Ja. E., Matvienko, A. V. (2016). Realization of combined finite state mashine with FPGAs. Computer means, networks and systems, 15, 10-19. http://jnas.nbuv.gov.ua/article/UJRN-0000680643 [In Russian].

 

Інститут інформаційних технологій НБУВ

+38 (044) 525-36-24
libnas@nbuv.gov.ua
Голосіївський просп., 3, к. 209
м. Київ, 03039, Україна