Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Черемисинова Л. Д., Базилевич Р. П., Логинова И. П., Щербюк И. Ф., Базилевич Л. В. (2012)
Ukrainian

web address of the page http://jnas.nbuv.gov.ua/article/UJRN-0000308233
  Control Systems and Computers   Б - 2020  /     Issue (2012, № 4)

Черемисинова Л. Д., Базилевич Р. П., Логинова И. П., Щербюк И. Ф., Базилевич Л. В.
Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем

Бібліографічний опис:
Черемисинова Л. Д., Базилевич Р. П., Логинова И. П., Щербюк И. Ф., Базилевич Л. В. Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем. Управляющие системы и машины. 2012. № 4. С. 42-50. URL: http://jnas.nbuv.gov.ua/article/UJRN-0000308233

English  Control Systems and Computers   /     Issue (2012, 4)

translit Transliteration

Cheremisinova L. D., Bazilevich R. P., Loginova I. P., Shcherbjuk I. F., Bazilevich L. V.
Minimizatsija ploshchadi zakaznykh SBIS na etape topologicheskogo proektirovanija tsifrovykh skhem

Cite:
Cheremisinova, L. D., Bazilevich, R. P., Loginova, I. P., Shcherbjuk, I. F., Bazilevich, L. V. (2012). Minimizatsija ploshchadi zakaznykh SBIS na etape topologicheskogo proektirovanija tsifrovykh skhem. Control Systems and Computers, 4, 42-50 http://jnas.nbuv.gov.ua/article/UJRN-0000308233 [In Russian].

 

Institute of Information Technologies of VNLU

+38 (044) 525-36-24
libnas@nbuv.gov.ua
Ukraine, 03039, Kyiv, Holosiivskyi Ave, 3, room 209