Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Черемисинова Л. Д., Базилевич Р. П., Логинова И. П., Щербюк И. Ф., Базилевич Л. В. (2012)
Ukrainian

English  Control Systems and Computers   /     Issue (2012, 4)

translit Transliteration


Cheremisinova L. D., Bazilevich R. P., Loginova I. P., Shcherbjuk I. F., Bazilevich L. V.
Minimizatsija ploshchadi zakaznykh SBIS na etape topologicheskogo proektirovanija tsifrovykh skhem


Cite:
Cheremisinova, L. D., Bazilevich, R. P., Loginova, I. P., Shcherbjuk, I. F., Bazilevich, L. V. (2012). Minimizatsija ploshchadi zakaznykh SBIS na etape topologicheskogo proektirovanija tsifrovykh skhem. Control Systems and Computers, 4, 42-50 http://jnas.nbuv.gov.ua/article/UJRN-0000308233 [In Russian].

 

Інститут інформаційних технологій НБУВ


+38 (044) 525-36-24
Голосіївський просп., 3, к. 209
м. Київ, 03039, Україна