Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Черемисинова Л. Д., Базилевич Р. П., Логинова И. П., Щербюк И. Ф., Базилевич Л. В. (2012)
| Control Systems and Computers / Issue (2012, 4)
Transliteration
Cheremisinova L. D., Bazilevich R. P., Loginova I. P., Shcherbjuk I. F., Bazilevich L. V. Minimizatsija ploshchadi zakaznykh SBIS na etape topologicheskogo proektirovanija tsifrovykh skhem
Cite: Cheremisinova, L. D., Bazilevich, R. P., Loginova, I. P., Shcherbjuk, I. F., Bazilevich, L. V. (2012). Minimizatsija ploshchadi zakaznykh SBIS na etape topologicheskogo proektirovanija tsifrovykh skhem. Control Systems and Computers, 4, 42-50 http://jnas.nbuv.gov.ua/article/UJRN-0000308233 [In Russian]. |
|
|